面向新一代通信、智能感知、实时测控、空间信息处理、精密测量与显示等国家重大战略需求，课题组聚焦集成电路设计核心环节，以“光电感知—低噪声读出—光互连—可编程计算”为主线，开展模拟/数字混合信号电路、硅基光电集成芯片、FPGA智能硬件加速与设计自动化研究，形成从器件建模、电路设计、芯片集成到系统验证的完整技术链条。

（i）模拟/数字混合信号与低噪声读出集成电路设计

面向新型材料光电探测器、高灵敏度成像与微弱信号探测需求，研究CMOS兼容的大规模像素面阵列读出集成电路（ROIC）。重点发展电容反馈跨阻放大器（CTIA）、相关双采样（CDS）、列级并行复用、奇偶列分离缓冲驱动、多路复用（MUX）读出阵列等模拟/数字混合信号电路；通过低输出阻抗驱动、分布式去耦网络、瞬态电荷吸收等技术，抑制开关噪声、固定图形噪声（FPN）与通道间串扰。目标是为高精度、高速、高动态范围光电成像提供低噪声读出与并行处理支撑。

（ii）硅基/氮化硅光电集成芯片与设计自动化

面向光通信、无线通信、精密测量与显示等应用，研究硅基光电子集成平台上的多维复用、可编程光处理与混合集成技术。重点开展硅基微光梳阵列、微波光子射频一体化前端、宽谱精密光谱仪芯片等核心器件与系统集成；构建覆盖器件建模、版图设计、仿真验证与流片验证的工艺设计包（PDK）及自动化设计流程。围绕波导、微环谐振器、法布里–珀罗谐振器、亚波长光栅、萨格奈克环反射器等基础结构，发展色散工程、偏振不敏感设计与低损耗波导刻蚀技术，并引入AI辅助设计，实现高Q值谐振、宽谱平坦响应与双偏振工作。

（iii）FPGA智能硬件加速与自动化设计

面向高吞吐实时感知、低延迟信号处理与大规模并行计算需求，研究商用FPGA及面向领域的可编程芯片架构。构建覆盖硬件建模、RTL设计、时序仿真验证、综合布局布线与板级实测的自动化设计流程；重点发展流水线阵列、可重构计算核、高速接口、并行处理与数字信号处理内核等硬件结构。通过时序约束优化、资源复用、低功耗与时序收敛设计，并引入AI辅助硬件生成与时序分析智能体，为实时测控、智能感知与空间信息处理提供可编程硬件架构与自动化开发支撑。